(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

#### (11)特許出顧公開番号

# 特開平6-132747

(43)公開日 平成6年(1994)5月13日

H03G 1/0 G11C 11/4	_	庁内整理番号 7350-5 J	FJ			技術表示簡所
11/409	9	•	•			
	,	6741-5L	G11C	11/34	305	
		6741-5L			354 A	
			審査請求 未請求	は請求項の	数1(全13頁)	最終頁に続く
(21) 出願番号	特顯平4-282064		(71)出願人	000005223		
				富士通株式	会社	
(22)出顧日	平成4年(1992)10	月20日		神奈川県川	崎市中原区上小	日中1015番地
			(71)出願人	000237617		
				富士通ヴィ	エルエスアイ株式	<b>大会社</b>
				愛知県春日	井市高麗寺町 2	「目1844番2
			(72)発明者	福井 元島	ŧ	
			1	愛知県春日	井市高藏寺町27	<b>厂目1844番2</b>
				富士通ヴィ	エルエスアイ株式	<b>式会社内</b>
				弁理士 層		


### (54) 【発明の名称】 半導体装置

## (57)【要約】

【目的】半導体記憶装置の出力回路において、電源電圧が高い場合には過渡的に大きな出力電流が流れて出力信号にノイズが発生するのを防止し、電源電圧が低い場合には出力信号の立ち上がり及び立ち下がりを急峻にしてアクセス時間を短くすることを目的とする。

【構成】電圧検出回路1は、電源電圧VCCが設定電圧以上であるかどうかを検出する。出力制御回路2は、電源電圧VCCが設定電圧以上のときには外部から入力した第1の信号D1を予め定められた時間だけ遅延させて出力し、電源電圧VCCが設定電圧より低いときには外部から入力した第1の信号D1を遅延させずに出力する。第1の出力回路3は、出力制御回路2から出力された第1の信号D1を入力して出力する。第2の出力回路4は、前記第1の信号D1と共に外部から入力した信号D2を、出力制御回路2を介することなく直接入力して出力する。

#### 本書時の意理型野田



1

#### 【特許請求の範囲】

【酵求項1】 電源電圧 (VCC) が設定電圧以上であるかどうかを検出する電圧検出回路 (1) と、

電源電圧 (VCC) が設定電圧以上のときには外部から入力した第1の信号 (D1) を予め定められた時間だけ遅延させて出力し、電源電圧 (VCC) が設定電圧より低いときには外部から入力した第1の信号 (D1) を遅延させずに出力する出力制御回路 (2) と、

出力制御回路 (2) から出力された第1の信号 (D1) を入力して出力する第1の出力回路 (3) と前配第1の 10 信号 (D1) と共に外部から入力した第2の信号 (D2) を、出力制御回路 (2) を介することなく直接入力して出力する第2の出力回路 (4) とを備えたことを特徴とする半導体装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置に係り、詳しくは、半導体配億装置の出力回路に関するものである。

【0002】近年、半導体記憶装置においては、出力を 多ピット化することが求められている。出力を多ピット 20 化するには、各ピット毎に出力回路を設けることになる が、その場合、各出力回路から同じレベルの出力信号が 同時に出力されると、出力信号にノイズが生じやすくな る。

【0003】すなわち、各出力回路から同じレベルの出力信号が同時に出力されると、各出力回路の出力電流を合わせた大きな電流が過渡的に流れ、出力ラインの特性インピーダンスの不整合などにより、各出力信号にリンギング等のノイズが生じやすくなる。

【0004】また、近年、半導体配低装置のさらなる高 30 集積化を実現するために、電源ラインの線幅は必要最小 限に抑えられており、各出力回路から見た電源容量は大 きいとはいえなくなっている。そのため、各出力回路か ら同じレベルの出力信号が同時に出力されると、電源か ら一度に大きな電流が引かれることになり、電源レベル のふらつきが半導体配像装置内部に誤動作を引き起こさ せることになる。

【0005】特に、半導体配位装置の使用電圧の多様化 (5V系、3V系等)に伴って、高い電源電圧で半導体 記憶装置を使用する場合には、出力信号のノイズレベル 40 も大きくなるため、その低減が重要な課題となってい る。

【0006】一方、低い電源電圧で半導体記憶装置を使用する場合には、出力信号のノイズレベルが小さくなって電源から引かれる電流も小さくなるため、半導体配憶装置に対するアクセス時間の短縮の方がより重要な課題となる。

【0007】つまり、出力信号のレベルがHレベルまた より、出力回路はLレベルに確定するまでの時間、すなわち、出力信号 Da+1)の立ち上がり及び立ち下がりに要する時間を短くするこ 50 るわけである。

とにより、半導体配施装置からデータを読み出す(出力 させる)際のアクセス時間を短縮することが求められて いる。

[8000]

【従来の技術】従来の半導体記憶装置では、図7に示すように、データ出力パッファ61から出力されるデータ Dn, Dn+1, Dn, Dn+1が、それぞれ同じ回路構成の出力回路62を介して外部に出力されるようになっている。

【0009】図8に、出力回路62の回路図を示す。各 CMOSインパータ63,64を構成する各PMOSト ランジスタのソースは高電位側電源VCCに接続され、各 CMOSインパータ63,64を構成する各NMOSト ランジスタのソースはグランドに接続されている。

【0010】また、阿CMOSインパータ63,64の 出力端子は共通に接続されて、その共通の出力端子から それぞれデータDB,DB+1,DB,DB+1 が出力される。そ して、CMOSインパータ63の入力端子には、データ 出力パッファ61から出力されたデータDB,DB+1,DB, DB+1 のいずれかが入力される。一方、CMOSインパータ64の入力端子には、CMOSインパータ63に入力されるのと同じデータDB,DB+1,DB,DB+1が、シリーズに接続された4つのインパータ65を介して入力される。

【0011】従って、CMOSインパータ64はCMOSインパータ63に比べて、各インパータ65の選延時間の合計値分だけ遅れて動作することになる。すなわち、データ出力パッファ61から出力されるデータDB, DB+1, DB, DB+1 がレレベルからHレベルに立ち上がると、CMOSインパータ63の出力信号は、速やかにHレベルからLレベルに切り換わる。それに対して、CMOSインパータ64の出力信号は、各インパータ65の遅延時間の合計値分だけ遅れてHレベルからLレベルに切り換わる。

【0012】同様に、データ出力パッファ61からのデータDn, Dn+1, Dn, Dn+1 がHレベルからLレベルに立ち上がると、CMOSインパータ63の出力信号は、速やかにLレベルからHレベルに切り換わる。それに対して、CMOSインパータ64の出力信号は、各インパータ65の遅延時間の合計値分だけ遅れてLレベルからHレベルに切り換わる。

【0013】このように、CMOSインバータ64はCMOSインバータ63に比べて遅れて動作するため、両CMOSインバータ63、64の共通の出力端子から出力されるデータDn、Dn+1、Dn、Dn+1の立ち上がり及び立ち下がりは緩やかなものになる。

【0014】すなわち、各CMOSインパータ63,64を時分割で動作(つまり、スタガ動作)させることにより、出力回路62の出力信号(データDm,Dm+1,Dm,Dm+1)の立ち上がり及び立ち下がりを綴やかにしているわけである。

[0015] 従って、各出力回路62から同じレベルの データDn, Dn+1, Dn, Dn+1 が同時に出力された場合で も、各出力回路62から過渡的に大きな出力電流が流れ ることはなく、出力ラインの特性インピーダンスの不整

合などがあっても、各データDo, Do+1, Da, Da+1 にリ ンギング等のノイズが生じることはなくなる。 【0016】また、電源ラインの線幅が細く、各出力回

路62から見た電源容量が小さい場合に、各出力回路6 2から同じレベルのデータDn, Dn+1, Dn, Dn+1 が同時 に出力されても、電源から一度に大きな電流が引かれる 10 ことはなくなる。そのため、電源レベルのふらつき(高 電位側電源VCCの電圧VCCおよびグランドレベルのふら つき) は生じず、電源レベルのふらつきが半導体配憶装 置内部に誤動作を引き起こさせることはなくなる。

【0017】ここで、各出力回路62から出力されるデ ータDn, Dn+1, Dn, Dn+1 の立ち上がり及び立ち下がり は、各CMOSインパータ63,64を構成するPおよ びNMOSトランジスタのトランジスタサイズを変更す ることによって調整することができる。

OSトランジスタのトランジスタサイズを、CMOSイ ンパータ64のそれに比べて小さくすることにより、各 出力回路62から出力されるデータDn, Dn+1, Dn, Dn+ 1 の立ち上がり及び立ち下がりをより緩やかにすること ができる。

#### [0019]

【発明が解決しようとする課題】ところで、近年、半連 体記憶装置の使用電圧は多様化しており、従来、一般的 であった5 V系に加えて、3 V系の使用が増えてきてい

【0020】その3V系では5V系に比べて、各出力回 路 6 2から出力されるデータDa, Da+1, Da, Da+1 のH レベルとレレベルとの差が3/5と小さくなり、その分 だけ、ノイズのレベルも小さくなる。

【0021】そのため、3V系では、各出力回路62か ら出力されるデータDn, Dn+1, Dn, Dn+1 のノイズより もむしろ、半導体配憶装置に対するアクセス時間の短縮 の方がより重要になる。

【0022】つまり、各出力回路62から出力されるデ ータDn, Dn+1, Dn, Dn+1 がHレベルまたはLレベルに 40 確定するまでの時間、すなわち、各出力回路62から出 力されるデータDa, Da+1, Da, Da+1 の立ち上がり及び 立ち下がりに要する時間を短くしなければならない。

【0023】ところが、出力回路62から出力されるデ ータDn, Dn+1, Dn, Dn+1 の立ち上がり及び立ち下がり に要する時間は、高電位側電源VCCの電圧VCC(以下、 電源電圧VCCとする)が低下すると、むしろ長くなって

【0024】すなわち、図9に示すように、出力回路6

ル(=0V)からHレベル(=VCC)に立ち上がる際、 電源電圧VCCが低いとき(図9に示す「VCC1」)に は、高いとき(図9に示す「VCC2」)に比べて遅れて 立ち上がりだす (図9に示す時間t)。

【0025】これは、CMOSインパータ63のしきい 値電圧が電源電圧VCCに対応しているためであり、電源: 電圧VCCが低いときには、その分、CMOSインパータ 63のしきい値電圧も低くなって、CMOSインパータ 63の動作が遅れるためである。

【0026】同様に、CMOSインパータ64のしきい 値電圧も電源電圧VCCが 低いときには、その分、CMOSインパータ64のしき い値電圧も低くなって、CMOSインパータ64の動作 は遅れる。

【0027】従って、図9に示すように、電源電圧VCC が低いとき(VCC1 )には、高いとき(VCC2 )に比べ て、各出力回路 6 2 から出力されるデータ Dr., Dn+1, D m, Da+1 の立ち上がりに要する時間は長くなる。

【0028】同様に、電源電圧VCCが低いときには、高 【0018】すなわち、CMOSインバータ63の各M 20 いときに比べて、各出力回路62から出力されるデータ Dn, Dn+1, Dn, Dn+1 の立ち下がりに要する時間も長く なる。

> 【0029】このように、従来の出力回路62では、2 つのCMOSインパータ63,64を設けてスタガ動作 させることにより、出力回路62の出力信号の立ち上が り及び立ち下がりを緩やかにして、過速的に大きな出力 電流が流れるのを防いでいた。

【0030】そのため、電源電圧VCCが高い場合 (5V 系)には、出力回路62の出力信号のノイズや電源レベ 30 ルのふらつきを効果的に低減することができる。しかし ながら、過渡的に大きな出力電流が流れず、出力回路6 2の出力信号のノイズや電源レベルのふらつきが問題に ならない電源電圧VCCが低い場合(3V系)にも、出力 回路62の出力信号の立ち上がり及び立ち下がりを緩や かにしてしまう。そのため、電源電圧VCCが低い場合に は、半導体配憶装置に対するアクセス時間が長くなると いう問題があった。

【0031】本発明は上配問題点を解決するためになさ れたものであって、その目的は、電源電圧が高い場合に は過渡的に大きな出力電流が流れて出力信号にノイズが 発生するのを防止し、電源電圧が低い場合には出力信号 の立ち上がり及び立ち下がりを急峻にしてアクセス時間 を短くすることができる半導体記憶装置の出力回路を提 供することにある。

#### [0032]

【課題を解決するための手段】図1は本発明の原理説明 図である。電圧検出回路1は、電源電圧VCCが設定電圧 以上であるかどうかを検出する。

【0033】出力制御回路2は、電源電圧VCCが設定電 2から出力されるデータDn, Dn+1, Dn, Dn+1 がレレベ 50 圧以上のときには外部から入力した第1の信号D1 を予

め定められた時間だけ遅延させて出力し、電源電圧VCC が設定電圧より低いときには外部から入力した第1の僧 月D1 を遅延させずに出力する。

【0034】第1の出力回路3は、出力制御回路2から 出力された第1の信号D1 を入力して出力する。第2の 出力回路4は、前配第1の個号D1 と共に外部から入力 した信号D2 を、出力制御回路2を介することなく直接 入力して出力する。

[0035]

圧以上のとき、出力制御回路 2 は、外部から入力した信 号D1 を予め定められた時間だけ遅延させて第1の出力 回路3に出力する。また、電源電圧VCCが設定電圧より 低いとき、出力制御回路2は、外部から入力した第1の 信号D1 を遅延させずに第1の出力回路3に出力する。

【0036】一方、第2の出力回路4は、外部から入力 した第2の信号D2 を出力制御回路2を介することなく 直接入力する。そのため、電源電圧VCCが設定電圧以上 のときに、外部から信号D1, D2 が同時に入力された場 合、第1の出力回路3から出力される第1の信号D1 は、第2の出力回路4から出力される第2の信号D2 に 対して、出力制御回路2の遅延時間分だけ遅れて出力さ

【0037】また、電源電圧VCCが設定電圧より低いと きに、外部から信号D1, D2 が同時に入力された場合、 第1の出力回路3から出力される第1の信号D1 と第2 の出力回路4から出力される第2の信号D2 とは同時に 出力される。

[0038]

【実施例】以下、本発明をダイナミックRAM (DRA 30 M) の出力回路に具体化した一実施例を図面に従って説

【0039】図2に、本実施例のDRAMの構成を示 す。メモリ・セルアレイ21は、2次元に配列されたメ モリ・セル(図示略)から構成され、各メモリ・セルは 1ピットのデータを配憶するようになっている。

【0040】外部アドレスA0~A9は、アドレス・パ ッファ22を介してローアドレスとコラムアドレスとに 分けられ、ローアドレスはローデコーダ23に、コラム アドレスはコラムデコーダ24に、それぞれ入力され 40 Dn, Dn+1, Dn, Dn+1 として出力する。

【0041】そして、ロー・デコーダ23とコラム・デ コーダ24とにより、外部アドレスA0~A9 はXとY の各セレクト信号の一つの組合せに変換される。 そのX とYの各セレクト信号によって、XとYの各セレクトラ イン(図示略)の一つの組合せが選択され、選択された XとYの各セレクトラインの交点にあるメモリ・セルが 決定される。この決定されたメモリ・セルが、リードお よびライト動作の対象になる。尚、コラム・デコーダ2

および入出力 (1/0) ゲート25を介してメモリ・セ ルアレイ21に出力される。

【0042】クロックジェネレータ26はローアドレス ・ストローブ信号パーRASに基づいて、モードコント ロール27とローデコーダ23およびセンスアンプ・1 /Oゲート25を制御する。尚、モードコントロール2 7とクロックジェネレータ26とは相互に制御されるよ うになっている。

【0043】AND回路28のL能動入力端子にはコラ 【作用】従って本発明によれば、電源電圧VCCが設定電 10 ムアドレス・ストローブ信号パーCASが入力され、H 能動入力端子にはクロックジェネレータ26の制御信号 が入力される。

> 【0044】クロックジェネレータ29はAND回路2 8の出力信号のレベルに基づいて、アドレスパッファ2 2とコラムデコーダ24とライトクロック・ジェネレー タ30およびデータ出力パッファ31を制御する。

【0045】モードコントロール27はリフレッシュト アドレスカウンタ32を制御し、リフレッシュ・アドレ スカウンタ32が生成するリフレッシュ・アドレス信号 を、アドレスパッファ22内のプリデコーダ33に出力 20 させる。

【0046】すなわち、モードコントロール27は、ロ ーアドレス・ストロープ信号パーRASおよびコラムア ドレス・ストロープ信号パーCASに基づくキャス・ビ フォア・ラス(CBR)・リフレッシュを実行するよう に、リフレッシュ・アドレスカウンタ32を制御する。

【0047】ライトクロック・ジェネレータ30は、ク ロックジェネレータ29の制御信号とライト・イネーブ ル信号パーWEとに基づいて、データ入力パッファ34

【0048】 すなわち、データ入力パッファ 34はライ トクロック・ジェネレータ30の制御信号に基づいて、 外部から入力されるデータDn, Dn+1, Dn, Dn+1 …を、 センスアンプ・I/Oゲート25またはデータ出力パッ ファ31に出力する。

【0049】データ出力パッファ31はアウトブット・ イネーブル信号パーOEに基づいて、メモリ・セルアレ イ21から読み出されたデータ、または、データ入力パ ッファ34から出力されるデータを、4ピットのデータ

【0050】そのデータ出力パッファ31から出力され るデータDn, Dn+1, Dn, Dn+1 の内、データDn, Dn+1 は、それぞれ出力制御回路35および出力回路36を介 して外部に出力される。また、データ出力パッファ31 から出力されるデータDn, Dn+1, Dn, Dn+1 の内、デー 夕Da, Da+1 は、それぞれ出力回路36のみを介して外 部に出力される。

【0051】すなわち、外部アドレスA0~A9 によっ て選択されたメモリ・セルアレイ21内の適宜なメモリ 4によって生成されるYセレクト信号は、センスアンプ 50 ・セルに記憶されているデータが読み出され、センスア

になる。

ンプ・1/Oゲート25を介してデータ出力パッファ31に出力される。そして、メモリ・セルから読み出されたデータは、データ出力パッファ31から直接または出力制御回路35を介して各出力回路36に出力され、各出力回路36からデータDn, Dn+1, Dn, Dn+1 として出力される。

【0052】また、ペリファイ・チェックを行う場合等には、データ入力パッファ34に入力されたデータDB, DB+1, DB, DB+1 …を、そのままデータ出力パッファ31から出力することもできる。

【0053】尚、各出力制御回路35は全て同じ構成であって、電圧検出回路37から出力される制御信号の、パーのによって制御される。また、各出力回路36も全て同じ構成である。

【0054】そして、DRAM内には基板パイアス・ジェネレータ38が設けられており、DRAMが形成されている半導体基板に適宜な基板パイアスをかけるようになっている。

【0055】図3に、電圧検出回路37の回路図を示す。電圧検出回路37は、エンハンスメント型NMOS 20 NMOSトランジスタ41は飽和領域になる。トランジスタ41と抵抗RとCMOSインパータ42~ 【0065】NMOSトランジスタ41が飽るとき、NMOSトランジスタ41のソース

【0056】NMOSトランジスタ41のゲートおよびドレインは高電位側電源VCCに接続され、ソースは抵抗Rを介してグランドに接続されていると共にCMOSインパータ42の入力端子に接続されている。

【0057】各CMOSインパータ42~44はシリーズに接続され、CMOSインパータ43の出力増子から制御信号のが、また、CMOSインパータ44の出力増子から制御信号パーのが取り出される。

【0058】従って、NMOSトランジスタ41のドレイン電圧およびゲート電圧は、高電位側電源VCCの電圧VCC(以下、電源電圧VCCとする)と等しくなる。そのため、電源電圧VCCがNMOSトランジスタ41のしきい値電圧Vth41より低いとき、NMOSトランジスタ41のソース・ゲート間電圧VGS41はしきい値電圧Vth41より低くなる(VGS41<Vth41)。すると、NMOSトランジスタ41はオフ領域になり、NMOSトランジスタ41はオフ領域になり、NMOSトランジスタ41のソース電圧VS(すなわち、インパータ42の入力電圧)はグランドレベル(すなわち、Lレベル)に40なる。

【0059】その結果、CMOSインパータ43の出力 信号である制御信号のはLレベルになり、CMOSイン パータ44の出力信号である制御信号パーのはHレベル (すなわち、電源電圧VCC) になる。

トランジスタ41のソース電圧VS は、電源電圧VCCからしきい値電圧Vth41を差し引いた値になる (VS = V CC-Vth41)。

【0061】ここで、ソース・ゲート間電圧V6S41から しきい値電圧Vth41を差し引いた値よりNMOSトラン ジスタ41のソース・ドレイン間電圧VDS41の方が低い とき(VDS41<VGS41-Vth41)、NMOSトランジス タ41は線形領域になる。

【0062】NMOSトランジスタ41が線形領域にあ 10 るとき、NMOSトランジスタ41のソース電圧VS は CMOSインパータ42のしきい値電圧より低くなり、 CMOSインパータ42の出力信号はHレベルになる。 【0063】その結果、CMOSインパータ43の出力 信号である制御信号のはLレベルになり、CMOSイン パータ44の出力信号である制御信号パーのはHレベル

【0064】また、ソース・ドレイン間電圧VDS41がソース・ゲート間電圧VGS41からしきい値電圧Vth41を登し引いた値より高いとき(VDS41≥VGS41-Vth41)、NMOSトランジスタ41は約和領域にカス

【0065】NMOSトランジスタ41が飽和領域にあるとき、NMOSトランジスタ41のソース電圧VSは CMOSインパータ42のしきい値電圧より高くなり、 CMOSインパータ42の出力信号はレレベルになる。

【0066】その結果、CMOSインパータ43の出力信号である制御信号φはHレベルになり、CMOSインパータ44の出力信号である制御信号パーφはLレベルになる。

【0067】このように、ソース・ゲート間電圧VGS41 30 からしきい値電圧Vth41を差し引いた値よりNMOSト ランジスタ41のソース・ドレイン間電圧VDS41の方が 低いとき(すなわち、NMOSトランジスタ41がオフ 領域またはオン領域で線形領域にあるとき)、制御信号 むはレベル、制御信号パーのはHレベルになる。

【0068】また、ソース・ゲート間電圧VGS41からしきい値電圧Vth41を差し引いた値よりNMOSトランジスタ41のソース・ドレイン間電圧VDS41の方が高いとき(すなわち、NMOSトランジスタ41がオン領域で飽和領域にあるとき)、制御信号のはHレベル、制御信号パーのはLレベルになる。

【0069】すなわち、電源電圧VCCが、NMOSトランジスタ41のしきい値電圧Vtb41に対応して定まる電圧(以下、股定電圧Aとする)より低い場合、制御信号のはLレベル、制御信号パーのはHレベルになる。一方、電源電圧VCCが設定電圧A以上の場合、制御信号のはHレベル、制御信号パーのはLレベルになる。

【0070】ところで、NMOSトランジスタ41のしきい値電圧Vth41は、NMOSトランジスタ41のトランジスタサイズを変更することによって適宜に調整することができる。

【0071】従って、前記設定電圧Aは、NMOSトラ ンジスタ41のトランジスタサイズを変更することによ って適宜に定めることができる。尚、抵抗Rの抵抗値を 十分に大きく設定しておくことにより、NMOSトラン ジスタ41がオン領域になった際に、高電位側電源VCC からNMOSトランジスタ41および抵抗Rを介してゲ ランドに流れる貫通電流を小さくすることができる。従 って、NMOSトランジスタ41がオン領域になって も、消費電力が増大することはない。

す。データ出力パッファ31から出力されるデータDn, Do+1 は、各CMOSトランスミッションゲート51. 52の一方の増子に入力される。

【0073】そして、CMOSトランスミッションゲー ト51の他方の端子は直接出力回路36に接続され、C MOSトランスミッションゲート52の他方の端子はシ リーズに接続された4つのインパータ53~56を介し て出力回路36に接続される。

【0074】CMOSトランスミッションゲート51 は、NMOSトランジスタ51aとPMOSトランジス 20 夕51bとから構成される。また、CMOSトランスミ ッションゲード52は、NMOSトランジスタ52aと PMOSトランジスタ52bとから構成される。

【0075】 そして、NMOSトランジスタ51aおよ びPMOSトランジスタ52bの各ゲートには、電圧検 出回路37の制御信号パーのが入力される。また、NM OSトランジスタ51bおよびPMOSトランジスタ5 2 a の各ゲートには、電圧検出回路 3 7 の制御信号 6 が 入力される。

【0076】従って、制御信号φがLレベルで制御信号 30 パーφがHレベルの場合、CMOSトランスミッション ゲート51は開き、CMOSトランスミッションゲート 5 2 は閉じることになる。反対に、制御信号φがHレベ ルで制御信号パーφがLレベルの場合、CMOSトラン スミッションゲート52は開き、CMOSトランスミッ ションゲート51は閉じることになる。

【0077】CMOSトランスミッションゲート52が **開いて、CMOSトランスミッションゲート51が閉じ** た場合、データ出力パッファ31から出力されるデータ Dn. Dn+1 は、4つのインパータ53~56を介して出 40 カ回路36に出力される。

【0078】一方、CMOSトランスミッションゲート 51が閉いて、CMOSトランスミッションゲート52 が閉じた場合、データ出力パッファ31から出力される データDn, Dn+1 は、直接出力回路36に出力される。

【0079】すなわち、制御信号φがHレベルで制御信 号パーゥがレレベルの場合は、制御信号ゥがレレベルで 制御信号パーφがHレベルの場合に比べ、データ出力パ ッファ 3 1から出力されるデータ Da, Da+1 が、各イン カ回路36に出力されることになる。

【0080】ところで、前記したように、制御信号のが Lレベル、制御信号パーφがHレベルになるのは、電波 電圧VCCが設定電圧Aより低い場合である。また、制御 信号φがHレベル、制御信号パーφがLレベルになるの は、電源電圧VCCが設定電圧A以上の場合である。

10

【0081】従って、電源電圧VCCが設定電圧A以上の 場合は、電源電圧VCCが設定電圧Aより低い場合に比 べ、データ出力パッファ 3 1 から出力されるデータ Da. 【0072】図4に、出力制御回路35の回路図を示 10 Dn+1が、各インパータ53~56の遅延時間の合計値 分だけ遅れて各出力回路36に出力されることになる。

> 【0082】図5に、出力回路36の回路図を示す。出 カ回路36はCMOSインパータであって、データ出力 バッファ31から直接送られてくるデータDm, Dm+1、 または、出力制御回路回路35を介して送られてくるデ ータDn, Dn+1 を入力する。

【0083】そして、出力回路36は、入力した各デ 夕Dn, Dn+1, Dn, Dn+1 を外部に出力する。次に、上記 のように構成された本実施例の動作を、図6に従って説 明する。尚、DRAMの動作については公知であると共 に、本発明の要旨とは直接関係しないため、ここでは、 その説明を省略する。

【0084】電源電圧VCCが設定電圧A以上の場合、各 出力制御回路35のゲート52は関き、ゲート51は閉 じる。従って、データ出力パッファ31から出力される データDa, Da+1, Da, Da+1の内、データDa, Da+1 は データDB, DB+1 に対して、各出力制御回路35の各イ ンパータ53~56の遅延時間の合計値分だけ遅れて各 出力回路36に出力される。

【0085】そのため、図7に示すように、データ出力 パッファ31から出力されるデータDn, Dn+1, Dn, Dn+ 1 がHレベルからLレベルに立ち下がった場合、各出力 回路36から出力されるデータDn, Dn+1, Dm, Dm+1の 内、データDn, Dn+1 はデータDn, Dn+1 に対して、遅 れてレレベルからHレベルに切り換わる。

【0086】同様に、データ出力パッファ31から出力 されるデータDn, Do+1, Dn, Dn+1がLレベルからHレ ベルに立ち上がった場合、各出力回路36から出力され るデータDo, Do+1, Da, Da+1 の内、データDo, Da+1 はデータDm, Dm+1 に対して、遅れてHレベルからLレ ペルに切り換わる。

【0087】このように、電源電圧VCCが設定電圧A以 上の場合には、各出力回路36から出力されるデータD a, Dn+1, Dn, Dn+1 の内、データDn, Dn+1 はデータD m, Dm+1 に対して、立ち上がり及び立ち下がりが遅れる ことになる。

【0088】従って、データ出力パッファ31から同じ レベルのデータDn, Dn+1, Dm, Dn+1 が同時に出力され た場合でも、各出力回路36の出力電流の合計値が過渡 パータ 5 3 ~ 5 6 の遅延時間の合計値分だけ遅れて各出 50 的に大きくなることはなく、出力ラインの特性インピー ダンスの不整合などがあっても、各データDn, Dn+1, Dn, Dn+1 にリンギング等のノイズが生じることはない。

【0089】また、電源ラインの線幅が細く、各出力回路36から見た電源容量が小さい場合に、データ出力パッファ31から同じレベルのデータDn, Dn+1, Dn, Dn+1が同時に出力されても、電源から一度に大きな電流が引かれることはない。そのため、電源レベルのふらつき(電源電圧VCCおよびグランドレベルのふらつき)は生じず、電源レベルのふらつきが半導体配憶装置内部に誤動作を引き起こさせることはない。

【0090】一方、電源電圧VCが設定電圧Aより低い場合、各出力制御回路35のゲート51は開き、ゲート52は閉じる。従って、データ出力パッファ31から出力されるデータDn, Dn+1, Dn, Dn+1は、全て同時に各出力回路36に出力される。

【0091】そのため、データ出力パッファ31から出力されるデータDn, Dn+1, Dm, Dn+1 がHレベルからLレベルに立ち下がった場合、各出力回路36から出力されるデータDn, Dn+1, Dn, Dn+1 は全て同時にLレベルからHレベルに切り換わる。

【0092】同様に、データ出力パッファ31から出力されるデータDn, Dn+1, Dn, Dn+1がLレベルからHレベルに立ち上がった場合、各出力回路36から出力されるデータDn, Dn+1, Dn, Dn+1 は全て同時にHレベルからLレベルに切り換わる。

【0093】このように、電源電圧VCCが設定電圧Aより低い場合には、各出力回路36から出力されるデータ Dn, Dn+1, Dm, Dm+1 の立ち上がり及び立ち下がりは全 て等しくなる。

【0094】このとき、各出力回路36から出力される 30 データDn, Dn+1, Dn, Dn+1 の立ち上がり及び立ち下がりは、CMOSインパータである出力回路36の動作速度によってのみ規定され、従来例のように緩やかになることはない。

【0095】従って、電源電圧VCCが設定電圧Aより低い場合には、各出力回路36から出力されるデータDa, Da+1, Da, Da+1 の立ち上がり及び立ち下がりに要する時間が短くなり、DRAMに対するアクセス時間を短くすることができる。

【0096】尚、本発明は上配実施例に限定されること 40なく、例えば、データ出力パッファ31から出力されるデータDn, Dn+1, Dn, Dn+1 の内、データDn, Dn+1 に対して出力制御回路35を設けるようにしてもよく、1

12 つのデータDn, Dn+1, Dm, Dm+1 に対してだけ出力制御 回路35を設けるようにしてもよい。

【0097】また、データ出力パッファ31から出力されるデータは4ピットに限ることはない。さらに、出力回路36はCMOSインパータに限らず、オープンドレイン形やスリーステート形等、他の形式の出力回路としてもよい。

【0098】加えて、設定電圧Aの異なる電圧検出回路37を複数個設け、それら電圧検出回路37が複数個の10 出力制御回路35を制御するようにしてもよい。また、半導体配憶装置の出力回路だけでなく、オペアンプの出力回路等、どのような出力回路に利用してもよい。 【0099】

【発明の効果】以上群述したように本発明によれば、半 導体配像装置の出力回路において、電源電圧が高い場合 には過渡的に大きな出力電流が流れて出力信号にノイズ が発生するのを防止し、電源電圧が低い場合には出力信 号の立ち上がり及び立ち下がりを急峻にしてアクセス時 間を短くすることができる優れた効果がある。

#### 20 【図面の簡単な説明】

【図1】本発明の原理説明図である。

【図2】本発明の一実施例のDRAMのプロック回路図である。

【図3】一実施例の電圧検出回路37の回路図である。

【図4】一実施例の出力制御回路35の回路図である。

【図5】一実施例の出力回路36の回路図である。

【図6】一実施例の出力回路36から出力されるデータ Dn, Dn+1, Dm, Dm+1 の立ち上がりを示す特性図である。

30 【図7】従来例のデータ出力パッファと出力回路の構成 を示すプロック回路図である。

【図8】従来例の出力回路62の回路図である。

【図9】従来例の出力回路62から出力されるデータD B, DB+1, DB, DB+1 の立ち上がりを示す特性図である。

#### 【符号の説明】


- 1 電圧検出回路
- 2 出力制御回路
- 3 第1の出力回路
- 4 第2の出力回路
- VCC 電源電圧
- D1 第1の信号
- D2 第2の信号


[図1]

本発明の原理説明図


【図3】

# 一実象例の電圧接出日本37の日路間






【図2】 木発明の一実施例のDRAMのブロック目路図




【図4】 一実施例の出力制御回路35の回路図




【図5】

# 一実施例の出力目降36の目路図




【図7】

# 従来例のデータ出力パッファと出力回路の構成を示すプロック回路図



[図8]


# 従来例の出力目路62の目路図



FH 008634

[図9]

# 従来例の出力目降62から割力されるデータ $D_{n_i}$ $D_{n+1_i}$ $D_{n_i}$ $D_{n+1_i}$ $D_{n+1_i}$ $D_{n+1_i}$ $D_{n+1_i}$ $D_{n+1_i}$ $D_{n+1_i}$



フロントページの続き

(51) Int. Cl. 5 H 0 3 K 17/16 識別配号 庁内整理番号 H 9184-5 J

FΙ

技術表示箇所

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06132747 A

(43) Date of publication of application: 13 . 06 . 94

(51) Int CI

H03G 1/00

G11C 11/417 G11C 11/409

H03K 17/16

(21) Application number: 04282084

(22) Date of filing: 20 . 10 . 92

(71) Applicant

nt FWITSU LTD FWITSU VLSI LTD

(72) Inventor:


FUKUI MOTOIWA

(54) SEMICONDUCTOR DEVICE

(57) Abstract

PURPOSE: To shorten access time by preventing the occurrence of noise in an output signal since large output current transitionally flows when power voltage is high and making the rise and fall of the output signal to be steep when power voltage is low in the output circuit of a semiconductor storage device.

CONSTITUTION: A voltage detection circuit 1 detects whether power voltage VCC is more than setting voltage or not. An output control circuit 2 delays a first signal D1 inputted from an extranal part when power voltage VCC is more than setting voltage by previously decided time so as to output it and outputs the first signal D1 inputted from the external part without delaying it when power voltage VCC is lower than setting voltage. A first output circuit 3 inputs the first signal D1 outputted from the output control circuit 2 and outputs it. A second output circuit 4 directly inputs a signal D2 inputted from the external part with the first signal D1 without the output control circuit 2 and outputs it.



```
(19) [Country of Publication] Japan Patent Office (JP)
(12) [Official Report Type] Laid-Open Patent Publication (A)
(11) [Laid-Open Publication Number] H06-132747
(43) [Laid-Open Date] May 13, 1994
(54) [Title of Invention] Semiconductor apparatus
(51) [International Patent Classification, Fifth Version]
       H03G 1/00
                            Z 7350-5J
       G11C 11/417
              11/409
       H03K 17/16
                            H-9184-5J
[F1]
       G11C 11/34 305
                            6741-5L
                     354 A 6741-5L
[Examination Request] Not requested
[Number of Claims] 1
[Total Number of Pages] 13
(31) [Application Number] H04-282064
(22) [Application Date] October 20, 1992
(71) [Applicant]
       [Identification Number] 000005223
       [Name or Title] Fujitsu Limited
       [Address] 1015 Kamikodanaka, Nakahara-ku, Kawasaki, Kanagawa Prefecture
(71) [Applicant]
       [Identification Number] 000237617
       [Name or Title] Fujitsu VLSI Limited
      [Address] 2-1844-2 Kozoji-cho, Kasugai, Aichi Prefecture
(72) [Representative]
      [Name] Motoiwa Fukui
      [Address] Fujitsu VLSI, 2-1844-2 Kozoji-cho, Kasugai, Aichi Prefecture
(74) [Agent]
      [Benrishi]
      [Name or Title] Hironobu Onda
```

# (57) [Abstract]

[Objective] The objective of this invention is, in the output circuit of a semiconductor memory apparatus, to prevent the flow of excessively large current and the generation of noise in output signals when the power supply voltage is high, and to make the rise or fall of the output signal sharp and shorten access time when the power supply voltage is low.

[Structure] A voltage detection circuit 1 detects whether or not the power supply voltage VCC is larger than a set voltage. An output control circuit 2 outputs a first signal D1, input from the outside, with a predetermined time delay when the power supply voltage VCC is larger than the set voltage, and outputs the first signal D1, input from the outside, without a time delay when the power supply voltage VCC is lower than the set voltage. A first output circuit 3 inputs and then outputs the first signal D1 output by the output control circuit 2. A second output circuit 4 directly inputs and outputs a signal D2 input from the outside along with the aforementioned first signal D1, without going through the output control circuit 2.

# [Scope of Claims]

[Claim 1] A semiconductor apparatus, comprising a voltage detection circuit (1) that detects whether or not the power supply voltage (VCC) is larger than a set voltage; an output control circuit (2) that outputs a first signal (D1), input from the outside, with a predetermined time delay when the power supply voltage (VCC) is larger than the set voltage, and outputs the first signal (D1), input from the outside, without a time delay when the power supply voltage (VCC) is lower than the set voltage; a first output circuit (3) that inputs and then outputs the first signal (D1) output by the output control circuit (2); and a second output circuit (4) that directly inputs and outputs a signal (D2) input from the outside along with the aforementioned first signal (D1), without going through the output control circuit (2).

[Detailed Description of the Invention] [0001] [Field of the Invention]

The present invention is related to a semiconductor apparatus, and more specifically, to an output circuit of a semiconductor memory apparatus.

[0002]

In recent years, achieving multi-bit outputs has been sought in semiconductor memory apparatuses. In order to achieve multi-bit outputs, an output circuit is created for each bit, but in that case, when the same level of output signals are output simultaneously from each of the output circuits, noise occurs easily in the output signals.

[0003]

That is to say, when the same level of output signals are output simultaneously from each of the output circuits, the large electric current that is the combination of the output currents from each of the output circuits flows excessively, and because of a mismatch with the characteristic impedance of the output line and the like, ringing and other noise occurs easily in each of the output signals.

[0004]

In addition, in order to realize a more highly integrated semiconductor memory apparatus, in recent years the linewidth of the power supply line has been held to the minimum necessary, so that the voltage source capacity as viewed from each output circuit can no longer be considered large. Consequently, when the same level of output signals are output simultaneously from each of the output circuits, a large electric current is drawn at one time from the power supply, and variances in the power supply level cause erroneous operation within the semiconductor memory apparatus.

[0005]

In particular, accompanying the diversification of voltages used in semiconductor memory apparatuses (e.g., 5V class, 3V class), when a semiconductor memory apparatus is used with a high power supply voltage, the noise level of the output signal also increases, and hence mitigation of this has become an important issue.

[0006]

On the other hand, when a semiconductor memory apparatus is used with a low power supply voltage, the noise level of the output signal is decreased and the current drawn from the power supply also decreases, so shortening access time for the semiconductor memory apparatus becomes a more critical problem.

[0007]

In other words, what is being sought is to shorten the access time when reading data from (having data output by) a semiconductor memory apparatus by shortening the time until the level of the output signal is fixed at either the H level or the L level, that is to say the time needed for the rise or fall of the output signal.

[0008]

# [Background of Related Art]

As shown in Fig. 7, with conventional semiconductor memory apparatuses, data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from a data output buffer 61 are output to the outside via output circuits 62 each having the same circuit composition.

# [0009]

Fig. 8 shows a circuit diagram of the output circuits 62. The source of each PMOS transistor that comprises CMOS inverters 63 and 64 is connected to a high-voltage power supply VCC, and the source of each NMOS transistor that comprises the CMOS inverters 63 and 64 is connected to ground.

## [0010]

In addition, the output terminals of both CMOS inverters 63 and 64 are tied together, and the respective data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  is output from this these common output terminal. Furthermore, each of the data items  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the data output buffer 61 is input into the input terminal of the CMOS inverter 63. On the other hand, the same data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  input into the CMOS inverter 63 is input into the input terminal of the CMOS inverter 64 via four inverters 65 connected in series.

# [0011]

Accordingly, the CMOS inverter 64 acts with a time lag equal to the sum of the delay times of these inverters 65 in comparison to the CMOS inverter 63. That is to say, when the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the data output buffer 61 rises to the H level from the L level, the output signal of the CMOS inverter 63 quickly switches to the L level from the H level. In contrast, the output signal of the CMOS inverter 64 switches to the L level from the H level with a delay equal to the sum of the delay times of the inverters 65.

# [0012]

Similarly, when the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the data output buffer 61 falls to the L level from the H level, the output signal of the CMOS inverter 63 quickly switches to the H level from the L level. In contrast, the output signal of the CMOS inverter 64 switches to the H level from the L level with a delay equal to the sum of the delay times of the inverters 65.

## [0013]

Because the CMOS inverter 64 acts with a delay in comparison to the CMOS inverter 63 as thus described, the rise and fall of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the common output terminals of the two CMOS inverters 63 and 64 are gentle.

## [0014]

That is to say, by causing the CMOS inverters 63, 64 to act with a time differences (staggered action), the rise and fall of the output signals (data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$ ) of the output circuits 62 are made gentle.

#### [0015]

Accordingly, even when data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  of the same level are simultaneously

output from the various output circuits 62, an excessively large output current does not flow from the various output circuits 62, and even if there are mismatches in the characteristic impedances of the output lines, ringing and other noise does not easily occur in the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$ .

[0016]

In addition, when the linewidths of power supply lines are small and the power supply voltage seen from each of the output circuits 62 is small, even when data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  of the same level are simultaneously output from the various output circuits 62 a large current is not drawn all at one time from the power supply. Consequently, variances in the power supply level (variances in the voltage VCC of the high-voltage power supply VCC and the ground) do not occur, and variances in the power supply level do not cause erroneous operations inside the semiconductor memory apparatus.

[0017]

Here, the rise and fall of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 62 can be adjusted by altering the transistor size of the PMOS and NMOS transistors comprising the CMOS inverters 63 and 64.

[0018]

That is to say, by making the transistor size of the various MOS transistors in the CMOS inverter 63 smaller than that of the CMOS inverter 64, is it possible to make the rise and fall of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 62 even more gentle.

[0019]

[Problems Overcome by this Invention]

Hence, the voltages used in semiconductor memory apparatuses in recent years are becoming diversified, and in addition to the 5V class that has been most common in the past, use of 3V class apparatuses is on the rise.

[0020]

Compared to the 5V class, in this 3V class the difference between the H level and the L level in the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 62 is smaller, being only 3/5 as large, and by that same amount the noise level is also smaller.

[0021]

Consequently, with the 3V class, shortening the access time in the semiconductor memory apparatus is more important that the noise in the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 62.

[0022]

That is to say, the time until the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 62 is fixed at either the H level or the L level, in other words the time needed for the rise or fall of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 62, must be shortened.

[0023]

However, the time needed for the rise or fall of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 62 becomes longer as the voltage VCC of the high-voltage power supply VCC (hereinafter, the power supply voltage VCC) falls.

[0024]

That is to say, as shown in Fig. 9, when the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the output circuits 62 rise from the L level (=0V) to the H level (=VCC), when the power supply voltage VCC is low (VCC1 shown in Fig. 9), rising is delayed (by time t shown in Fig. 9) in comparison to when this voltage is high (VCC2 shown in Fig. 9).

[0025]

This is because the threshold voltage of the CMOS inverter 63 corresponds to the power supply voltage VCC, and when the power supply voltage VCC is low, the threshold voltage of the CMOS inverter 63 is also lowered by that amount, so that the action of the CMOS inverter 63 is delayed.

[0026]

Similarly, the threshold voltage of the CMOS inverter 64 also corresponds to the power supply voltage VCC, and when the power supply voltage VCC is low, the threshold voltage of the CMOS inverter 64 is also lowered by that amount, so that the action of the CMOS inverter 64 is delayed.

[0027]

Accordingly, as shown in Fig. 9, when the power supply voltage VCC is low (VCC1), the time needed for the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 62 to rise becomes longer than when the power supply voltage is high (VCC2).

[0028]

Similarly, when the power supply voltage is low, the time needed for the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 62 to fall becomes longer than when the power supply voltage is high.

[0029]

In this way, in conventional output circuits 62, by providing two CMOS inverters 63 and 64 and causing them to have a staggered action, the rise and fall of the output signals of the output circuits 62 can be made gentle and the flowing of excessively large output currents is prevented.

[0030]

Consequently, when the power supply voltage VCC is large (5V class), it is possible to effectively mitigate variances in the power supply level and noise in the output signal of the output circuits 62. However, even in the case where the power supply voltage VCC is low (3V class), in which an excessively large output current does not flow and variances in the power supply level and noise in the output signals of the output circuits 62 do not present a problem, the rise and fall of the output signals of the output circuits 62 end up being gentle. Hence, the

problem arises that the access time in the semiconductor memory apparatus becomes longer when the power supply voltage VCC is low.

[0031]

In consideration of the foregoing problems, it is an objective of the present invention to provide an output circuit for a semiconductor memory apparatus in which the occurrence of noise in the output signal and the flow of excessively large output currents are prevented when the power supply voltage is high, and in which the access time is shortened by making the rise and fall of the output signals sharp when the power supply voltage is low.

[0032]

[Problem Resolution Means]

Fig. 1 is a drawing explaining the principles of the present invention. A voltage detection circuit 1 detects whether or not the power supply voltage VCC is at least as large as a set voltage.

[0033]

An output control circuit 2 outputs a first signal D1, input from the outside, with a predetermined time delay when the power supply voltage VCC is at least as large as the set voltage, and outputs the first signal D1, input from the outside, without a delay when the power supply voltage VCC is smaller than the set voltage.

[0034]

A first output circuit 3 receives and outputs the first signal D1 output from the output control circuit 2. A second output circuit 4 outputs a second signal D2, input directly from outside, without passing through the output control circuit 2 and input along with the aforementioned first signal D1.

[0035] [Operation]

Accordingly, with the present invention, when the power supply voltage VCC is at least as large as the set voltage, the output control circuit 2 outputs the signal D1, input from the outside, to the first output circuit 3 with a predetermined time delay. In addition, when the power supply voltage VCC is lower than the set voltage, the output control circuit 2 outputs the signal D1, input from the outside, to the first output circuit 3 with no delay.

[0036]

On the other hand, in the second output circuit 4 the second signal D2 input from the outside is input directly without passing through the output control circuit. Consequently, when the power supply voltage VCC is at least as large as the set voltage, if the signals D1 and D2 from the outside are input simultaneously the first signal D1 output from the first output circuit 3 is output with the time delay of the output control circuit 2 in comparison to the second signal D2 output from the second control circuit 4.

[0037]

In addition, when the power supply voltage VCC is lower than the set voltage, if the signals D1 and D2 from the outside are input simultaneously the first signal D1 output from the first output circuit 3 and the second signal D2 output from the second output circuit 4 are output

simultaneously.

[0038]

[Embodiment]

Below, an embodiment of the present invention in the output circuits of dynamic RAM (DRAM) is explained with reference to the drawings.

[0039]

Fig. 2 shows the composition of the DRAM of the present embodiment. A memory cell array 1 is composed of memory cells (not shown in the diagram) arranged two-dimensionally, and each memory cell stores one bit of data.

[0040]

External addresses A0 to A9 are divided into row addresses and column addresses by an address buffer 22. The row addresses are input into a row decoder 23 and the column addresses are input into a column decoder 24.

[0041]

Furthermore, the external addresses A0 to A9 are converted into one combination of the various X and Y selector signals by the row decoder 23 and column decoder 24. Through these various X and Y selector signals, one combination of the various X and Y selector lines (not shown in the diagram) is selected, and the memory cell at the intersection of the selected X and Y selector lines is determined. The memory cell thus determined becomes the target of a reading or writing action. The Y selector signal created by the column decoder 24 is output to the memory cell array 21 via a sensor amp and an input/output (I/O) gate 25.

[0042]

A clock generator 26 controls the sensor amp and I/O gate 25, a mode control 27 and the row decoder 23 on the basis of a row address strobe signal RAS. The mode control 27 and the clock generator 26 are designed so as to be mutually controlled.

[0043]

A column address strobe signal CAS is input into the L active input terminal of an AND circuit 28, and a control signal from the clock generator 26 is input into the H active input terminal.

[0044]

A clock generator 29 controls the address buffer 22, column decoder 24, a write clock generator 30 and a data output buffer 31 on the basis of the level of the output signal from the AND circuit.

[0045]

The mode control 27 controls a refresh address counter 32, and the refresh address signal created by the refresh address counter 32 is output to a predecoder 33 inside the address buffer 22.

[0046]

That is to say, the mode control 27 controls the refresh address counter 32 so as to execute a CAS before RAS (CBR) refresh on the basis of the row address strobe signal RAS and the column address strobe signal CAS.

[0047]

The write clock generator 30 controls a data input buffer 34 on the basis of the control signal from the clock generator 29 and a write enable signal WB.

[0048]

That is to say, the data input buffer 34 outputs to the sensor amp I/O gate 25 or the data output buffer 31 the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  input from outside, on the basis of a control signal from the write clock generator 30.

[0049]

The data input buffer 31 outputs as the four-bit data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  data read out from the memory cell array 21 or data output from the data input buffer 34, on the basis of an output enable signal OB.

[0050]

Of this data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the data output buffer 31, the data  $D_n$  and  $D_{n+1}$  are respectively output to the outside via output control circuits 35 and output circuits 36. In addition, of this data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the data output buffer 31, the data  $D_m$  and  $D_{m+1}$  are output to the outside via output circuits 36.

[0051]

That is to say, data stored in the appropriate memory cell within the memory cell buffer 21 selected by the external address A0 to A9 is read out and is output to the data output buffer 31 via the sensor amp and I/O gate 25. Furthermore, data read out from the memory cell is output to each of the output circuits 36 directly from the data buffer 31 or via the output control circuit 35, and is output as data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  from each of the output circuits 36.

[0052]

In addition, when verify and check functions are accomplished, it is possible for the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  input into the data input buffer 34 to be output without change from the data output buffer 31.

[0053]

Each of the output control circuits 35 has the same composition and is controlled by control signals N and ψ from a voltage detection circuit 37.
[0054]

Furthermore, within the DRAM a substrate bias generator 38 is provided, and the appropriate substrate bias is applied to the semiconductor substrate that forms the DRAM.

[0055]

Fig. 3 shows the circuit diagram of the voltage detection circuit 37. The voltage

detection circuit 37 is composed of an enhanced NMOS transistor 41, a resistor R and CMOS inverters 42 to 44.

[0056]

The gate and drain of the NMOS transistor 41 are connected to the high-voltage power supply VCC, while the source is connected to ground via the resistor R and is also connected to the input terminal of the CMOS inverter 42.

[0057]

The CMOS inverters 42 to 44 are connected in series, and the control signal N from the output terminal of the CMOS inverter 43 or the control signal \$\overline{a}\$ from the output terminal of the CMOS inverter 44 are output.

[0058]

Accordingly, the drain voltage and gate voltage in the NMOS transistor 41 are equal to the voltage VCC of the high-voltage power supply VCC (hereinafter, the power supply voltage VCC). Consequently, when the power supply voltage VCC is lower than the threshold voltage Vth41 of the NMOS transistor 41, the voltage VGS41 between the source and gate of the NMOS transistor 41 is lower than the threshold voltage Vth41 (VGS41 < Vth41). When this occurs, the NMOS transistor 41 is in the off region and the source voltage VS of the NMOS transistor 41 (that is to say the input voltage for the inverter 42) is at ground level (that is to say, the L level).

[0059]

As a result, the control signal N, which is the output signal from the CMOS inverter 43, is at the L level, and the control signal  $\overline{\phi}$ , which is the output signal from the CMOS inverter 44, is at the H level (that is to say, the power supply voltage VCC).

[0060]

On the other hand, when the power supply voltage VCC is higher than the threshold voltage Vth41 of the NMOS transistor 41, the voltage VGS41 between the source and gate of the NMOS transistor 41 is at least as high as the threshold voltage Vth41 (VGS41  $\exists$  Vth41). When this occurs, the NMOS transistor 41 is in the on region and the source voltage VS of the NMOS transistor 41 attains the value of the power supply voltage VCC less the threshold voltage Vth41 (VS = VCC = Vth41).

[0061]

Now, when the voltage VDS41 between the source and drain of the NMOS transistor 41 is lower than the value found by subtracting the threshold voltage Vth41 from the voltage VGS41 between the source and gate (VDS41 < VGS41 - Vth41), the NMOS transistor 41 is in the linear region.

[0062]

When the NMOS transistor 41 is in the linear region, the source voltage VS of the NMOS transistor 41 is lower than the threshold voltage of the CMOS inverter 42, and the output signal from the CMOS inverter 42 is at the H level.

[0063]

As a result, the control signal N, which is the output signal from the CMOS inverter 43, is at the L level, and the control signal  $\varphi$ , which is the output signal from the CMOS inverter 44, is at the H level.

[0064]

In addition, when the voltage VDS41 between the source and drain of the NMOS transistor 41 is higher than the value found by subtracting the threshold voltage Vth41 from the voltage VGS41 between the source and gate (VDS41 3 VGS41 - Vth41), the NMOS transistor 41 is in the saturated region.

[0065]

When the NMOS transistor 41 is in the saturated region, the source voltage VS of the NMOS transistor 41 becomes larger than the threshold voltage of the CMOS inverter 42, and the output signal of the CMOS inverter 42 goes to the L level.

[0066]

As a result, the control signal N, which is the output signal from the CMOS inverter 43, goes to the H level, and the control signal  $\overline{\varphi}$ , which is the output signal from the CMOS inverter 44, goes to the L level.

[0067]

In this way, when the voltage VDS41 between the source and drain of the NMOS transistor 41 is lower than the value found by subtracting the threshold voltage Vth41 from the voltage VGS41 between the source and gate (that is to say, when the NMOS transistor 41 is in the off region, or is in the on region and in the linear region), the control signal N goes to the L level and the control signal  $\overline{p}$  goes to the H level.

[0068]

In addition, when the voltage VDS41 between the source and drain of the NMOS transistor 41 is higher than the value found by subtracting the threshold voltage Vth41 from the voltage VGS41 between the source and gate (that is to say, when the NMOS transistor 41 is in the on region and in the saturated region), the control signal N goes to the H level and the control signal D goes to the L level.

[0069]

That is to say, when the power supply voltage VCC is lower than a voltage (hereinafter, the set voltage A) set in accordance with the threshold voltage Vth41 of the NMOS transistor 41, the control signal N goes to the L level and the control signal \( \pi \) goes to the H level. On the other hand, when the power supply voltage VCC is at least as large as the set voltage A, the control signal N goes to the H level and the control signal \( \pi \) goes to the L level.

[0070]

However, the threshold voltage Vth41 of the NMOS transistor 41 can be appropriately adjusted by changing the transistor size of the NMOS transistor 41.

[0071]

Accordingly, the aforementioned set voltage A can be set appropriately by changing the transistor size of the NMOS transistor 41. By setting the resistance value of the resistor R adequately high, it is possible to make the penetrating current that flows to ground from the high-voltage power supply VCC via the NMOS transistor 41 and the resistor R small when the NMOS transistor 41 is in the on region. Accordingly, even when the NMOS transistor switches to the on region, the power consumption does not increase.

[0072]

Fig. 4 shows the circuit diagram of the output control circuits 35. Data  $D_n$  and  $D_{n+1}$  output from the data output buffer 31 are input into one terminal of CMOS transmission gates 51 and 52. Furthermore, the other terminal of the CMOS transmission gate 51 is connected directly to the output circuit 36, and the other terminal of the CMOS transmission gate 52 is connected to the output circuit 36 via four inverters 53 to 56 connected in series.

[0074]

The CMOS transmission gate 51 is composed of an NMOS transistor 51a and a PMOS transistor 51b. In addition, the CMOS transmission gate 52 is composed of an NMOS transistor 52a and a PMOS transistor 52b.

[0075]

Furthermore, the control signal \$\overline{\pi}\$ from the voltage detection circuit 37 is input into the NMOS transistor 51a and the PMOS transistor 52b in the two gates. In addition, the control signal N from the voltage detection circuit 37 is input into the NMOS transistor 51b and the PMOS transistor 52a in the two gates.

{Translator's note: The preceding sentence appears to have reference numbers 51b and 52a backwards}.

[0076]

Accordingly, when the control signal N is at the L level and the control signal  $\overline{\phi}$  is at the H level, the CMOS transmission gate 51 opens and the CMOS transmission gate 52 closes. Conversely, when the control signal N is at the H level and the control signal  $\overline{\phi}$  is at the L level, the CMOS transmission gate 52 opens and the CMOS transmission gate 51 closes.

[0077]

When the CMOS transmission gate 52 opens and the CMOS transmission gate 51 closes, the data  $D_n$  and  $D_{n+1}$  output from the data output buffer 31 is output to the output circuits 36 via the four inverters 53 to 56.

[0078]

On the other hand, when the CMOS transmission gate 51 opens and the CMOS transmission gate 52 closes, the data  $D_n$  and  $D_{n+1}$  output from the data output buffer 31 is output to the output circuits 36 directly.

[0079]

That is to say, when the output signal N is at the H level and the output signal  $\overline{\phi}$  is at the L level, the data  $D_n$  and  $D_{n+1}$  output from the data output buffer 31 is output to each of the output circuits 36 with a time delay equal to the sum of the delay times of each of the inverters 53 to 56, in comparison to the case where the output signal N is at the L level and the output signal  $\overline{\phi}$  is at the H level.

# [0800]

However, as described above, the control signal N goes to the L level and the control signal  $\overline{\phi}$  goes to the H level when the power supply voltage VCC is lower than the set voltage A. In addition, the control signal N goes to the H level and the control signal  $\overline{\phi}$  goes to the L level when the power supply voltage VCC is at least as large as the set voltage A.

# [1800]

Accordingly, when the power supply voltage VCC is at least as large as the set voltage A, the data  $D_n$  and  $D_{n+1}$  output from the data output buffer 31 are output to each of the output circuits 36 with a time delay equal to the sum of the delay times of each of the inverters 53 to 56, in comparison to the case where the power supply voltage VCC is lower than the set voltage A.

## [0082]

Fig. 5 shows a circuit diagram for the output circuits 36. The output circuits 36 are CMOS inverters, and into them are input the data  $D_m$  and  $D_{m+1}$  sent directly from the data output buffer 31, or the data  $D_n$  and  $D_{n+1}$  sent via the output control circuits 35.

## [0083]

Furthermore, the output circuits 36 output the various input data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  to the outside. Next, the action of the present embodiment comprised as described above will be described with reference to Fig. 6. The action of DRAM is commonly known and does not have a direct relationship to the main point of the present invention, and hence explanation of such is omitted.

#### [0084]

When the power supply voltage VCC is at least as large as the set voltage A, the gate 52 of each of the output control circuits 35 opens and the gate 51 closes. Accordingly, out of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the data output buffer 31, the data  $D_n$  and  $D_{n+1}$  are output to each of the output circuits 36 with a time delay equal to the sum of the delay times of each of the inverters 53 to 56, in comparison to the data  $D_m$  and  $D_{m+1}$ . [0085]

Consequently, as shown in Fig. 7, when the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the data output buffer 31 falls to the L level from the H level, out of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 36, the data  $D_n$  and  $D_{n+1}$  switch to the H level from the L level with a delay in comparison to the data  $D_m$  and  $D_{m+1}$ .

## [0086]

Similarly, when the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the data output buffer 31 rises to the H level from the L level, out of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 36, the data  $D_n$  and  $D_{n+1}$  switch to the L level from the H level with a delay in

comparison to the data  $D_m$  and  $D_{m+1}$ .

[0087]

In this manner, when the power supply voltage VCC is at least as large as the set voltage A, out of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 36, the rising and falling of the data  $D_n$  and  $D_{n+1}$  are delayed in comparison to that of the data  $D_m$  and  $D_{m+1}$ .

[8800]

Accordingly, even when data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  of the same level are output simultaneously from the data output buffer 31, the sum of the output currents of each of the output circuits 36 does not become excessively large, and even when there is a mismatch with the characteristic impedance of the output lines, ringing and other noise are not generated in the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$ .

[0089]

In addition, when the linewidth of the power supply lines is small and the voltage source capacity is small when viewed from each of the output circuits 36, even if data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  of the same level are output simultaneously from the data output buffer 31, a large current is not drawn all at once from the power supply. Consequently, variances in the power supply level (variances in the power supply voltage VCC and the ground level) do not occur, and variances in the power supply level do not cause erroneous operations inside the semiconductor memory apparatus.

[0090]

On the other hand, when the power supply voltage is smaller than the set voltage A, the gate 51 of each of the output control circuits 35 opens and the gate 52 closes. Accordingly, the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the data output buffer 31 are all output simultaneously to each of the output circuits 36.

[0091]

Consequently, when the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the data output buffer 31 fall to the L level from the H level, the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 36 all switch to the H level from the L level simultaneously.

[0092]

Similarly, when the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the data output buffer 31 rise to the H level from the L level, the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 36 all switch to the L level from the H level simultaneously.

[0093]

In this manner, when the power supply voltage VCC is lower than the set voltage A, the rising and falling of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 36 are all equivalent.

[0094]

Hence, the rising and falling of the data D<sub>n</sub>, D<sub>n+1</sub>, D<sub>m</sub> and D<sub>m+1</sub> output from each of the

output circuits 36 are prescribed by only the operating speed of the output circuits 36, which are CMOS inverters, and do not become gentle as in the prior art.

[0095]

Accordingly, when the power supply voltage VCC is lower than the set voltage A, the time needed for the rising and falling of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from each of the output circuits 36 is shortened, making it possible to shorten the access time for the DRAM.

[0096]

The present invention is not limited to the above-described embodiment, and for example, out of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the data output buffer 31, an output control circuit may be provided for the data  $D_m$  and  $D_{m+1}$ , or an output control circuit may be provided for one of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$ .

[0097]

In addition, the data output from the data output buffer 31 is not limited to four-bit data. Furthermore, the output circuits 36 are not limited to CMOS inverters, but may be other types of output circuits such as open drain type or three-state type.

[0098]

Additionally, multiple voltage detection circuits 37 with different set voltages A may be provided, and these voltage detection circuits 37 may be made to control multiple output control circuits 35. Furthermore, the present invention is not limited to the output circuits of a semiconductor memory apparatus, but may be used in any type of output circuit, such as the output circuits of operational amplifiers.

[0099]

[Efficacy of the Invention]

With the present invention as described above, an excellent efficacy is achieved in which the occurrence of noise in the output signal and the flow of excessively large output currents are prevented when the power supply voltage is high, and in which the access time is shortened by making the rise and fall of the output signals sharp when the power supply voltage is low, in the output circuits of a semiconductor memory apparatus.

#### [Brief Description of Drawings]

[Fig. 1]

Fig. 1 is a drawing explaining the principles of the present invention.

[Fig. 2]

Fig. 2 is a block circuit diagram of a DRAM in an embodiment of the present invention.

[Fig. 3]

Fig. 3 is the circuit diagram of the voltage detection circuit 37 of the embodiment.

[Fig. 4]

Fig. 4 is the circuit diagram of the output control circuits 35 of the embodiment.

[Fig. 5]

Fig. 5 is the circuit diagram of the output circuits 36 of the embodiment.

[Fig. 6]

Fig. 6 is a characteristic diagram showing the rising of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the output circuits 36 of the embodiment.

[Fig. 7]

Fig. 7 is a block circuit diagram showing the composition of the data output buffer and output circuits in the prior art.

[Fig. 8]

Fig. 8 is a circuit diagram of the output circuits in the prior art.

[Fig. 9]

Fig. 9 is a characteristic diagram showing the rising of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the output circuit 62 of the prior art.

# [Explanation of Symbols]

- 1 voltage detection circuit
- 2 output control circuit
- 3 first output circuit
- 4 second output circuit
- VCC power supply voltage
- D1 first signal
- D2 second signal

[Drawings]

[Fig. 1]

Drawing explaining the principles of the present invention.

- 1 voltage detection circuit
- 2 output control circuit
- 3 first output circuit
- 4 second output circuit

#### [Fig. 3]

Circuit diagram of the voltage detection circuit 37 of the embodiment.

## [Fig. 6]

Characteristic diagram showing the rising of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the output circuits 36 of the embodiment.

{vertical axis}: voltage {horizontal axis}: time

# [Fig. 2]

Block circuit diagram of a DRAM in an embodiment of the present invention.

- 21 memory cell array
- 22 address buffer
- 23 row decoder
- 24 column decoder
- 25 sensor amp and I/O gate
- 26 clock generator
- 27 mode control
- 29 clock generator
- 30 write clock generator
- 31 data output buffer
- 32 refresh address counter
- 33 predecoder
- 34 data input buffer
- 35 output control circuit
- 36 output circuit
- 37 voltage detection circuit
- 38 substrate bias generator

## [Fig. 4]

Circuit diagram of the output control circuits 35 of the embodiment.

 $D_n$ ,  $D_{n+1}$  from data output buffer 31

 $D_n$ ,  $D_{n+1}$  to output circuits 36

#### [Fig. 5]

Circuit diagram of the output circuits 36 of the embodiment.

 $D_n - D_{m+1}$  to outside

[Fig. 7]

Block circuit diagram showing the composition of the data output buffer and output circuits in the prior art.

61 data output buffer

62 output circuit

# [Fig. 8]

Circuit diagram of the output circuits in the prior art.

D<sub>n</sub> -- D<sub>m+1</sub> from data output buffer 61

 $D_n - D_{m+1}$  to outside

# [Fig. 9]

Characteristic diagram showing the rising of the data  $D_n$ ,  $D_{n+1}$ ,  $D_m$  and  $D_{m+1}$  output from the output circuit 62 of the prior art.

{vertical axis}: voltage {horizontal axis}: time

 $D_n - D_{m+1}$  (in case of VCC2)

 $D_n - D_{m+1}$  (in case of VCC1)